Vivado的功能真是太强大了，学习Xilinx准没错，把一个工程的完整流程整理出来，为自己以后看。
双击桌面的vivado图标，（可能有点慢）
弹出主菜单界面，点击create new project
这是介绍界面，next~
添加好工程名，和工程位置，next~
选择rtl Project，next~
选择板卡型号，我这里使用的是A-7系列的basys3，用户根据自己的板卡型号自定义，next~
这一面是总结，finish~
左边这一栏，我们用到哪里解释哪里，首先，点击add source 添加verilog HDL文件
选择新建一个设计文件，next~
左边是添加已有的文件，右边是新建一个verilog HDL文件，我们前面没有文件，所以选择新建一个新的文件
延伸阅读
- ssh框架 2016-09-30
- 阿里移动安全 [无线安全]玩转无线电——不安全的蓝牙锁 2017-07-26
- 消息队列NetMQ 原理分析4-Socket、Session、Option和Pipe 2024-03-26
- Selective Search for Object Recognition 论文笔记【图片目标分割】 2017-07-26
- 词向量-LRWE模型-更好地识别反义词同义词 2017-07-26
- 从栈不平衡问题 理解 calling convention 2017-07-26
- php imagemagick 处理 图片剪切、压缩、合并、插入文本、背景色透明 2017-07-26
- Swift实现JSON转Model - HandyJSON使用讲解 2017-07-26
- 阿里移动安全 Android端恶意锁屏勒索应用分析 2017-07-26
- 集合结合数据结构来看看(二) 2017-07-26
学习是年轻人改变自己的最好方式